[컴퓨터구조] 4강. 조합 및 순서, 논리회로
조합 및 순서, 논리회로
디지털 논리회로
회로의 종류
-
아날로그 회로
- 아날로그 전기 신호(연속적 신호)를 처리하는 전자회로
-
디지털 논리회로
- 디저털 신호(불연속적 신호)로 나타낸 정보를 처리하는 회로
- 논리연산(1또는 0에 의한 연산)을 하는 회로
- 기본적인 논리회로 : NOT회로, AND회로, OR회로
디지털 논리회로의 종류
-
조합(combinational) 논리회로
- 출력 값: 입력 값에 의해서만 결정
-
순차(sequential) 논리회로
- 출력 값 : 회로의 상태(기억된 정보)와 입력 값에 의해 결정
- 플립플롭 (Flip Flop)
- 입력 I(t) -> 조합 논리회로 H(t) <= (loop) => 기억소자 F/F (Clock) -> 출력 O(t)
비교 | 조합 | 순차 |
---|---|---|
출력 | 입력값 | 입력값 + 이전 상태값 |
메모리 | 없음 | 있음 |
피드백 | 없음 | 있음 |
용도 | 사칙연산등 | 메모리 |
종류 | 가산기, 해독기등 | RAM, 레지스터 |
조합 논리회로
- 출력 값이 그 시점의 입력 값에 의해 결정되는 회로
- 메모리를 갖지 않는 회로
n
Input Variable => Combinational Circuirts =>m
Ouptut Variable
조합 논리회로의 종류 : (얼마나 간소화 할 수 있을지가 포인트)
NOT회로 : NOR회로 (NOT + OR)
AND회로 : NAND회로 (NOT + AND)
OR회로 : XOR회로 NOT(OR)
반가신기 : 전가산기 (자리 올림수 유무)
디코더 : 인코더
멀티플렉서 : 디멀티플렉서
조합 논리회로의 설계 방법
- 입력과 출력 조건에 적합한 진리표를 작성함
- 진리표를 가지고 카르노 도표를 작성함
- 간소화된 논리식을 구함
- 논리식을 기본 게이트로 구성함
가산기
- 두 개이상의 입력을 이용하여, 이들의 합을 출력하도록 하는 조합 논리회로
- 반가산기 (자리올림 X), 전가산기 (자리올림 O)
반가산기
- 두 개의 입력과 출력 합(Sum)과 올림수(Carry)가 사용
A | B | 올림수(C) | 합 (S) |
---|---|---|---|
0 | 0 | 0 | 0 |
0 | 1 | 0 | 1 |
1 | 0 | 0 | 1 |
1 | 1 | 1 | 0 |
전가산기
- 두 입력과 하나의 올림수를 사용하여 덧셈 수행
A | B | 올림수(C0) | 올림수(C) | 합 (S) |
---|---|---|---|---|
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 | 1 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 0 | 1 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 | 1 |
멀티플렉서
- 여러 개의 입력선 중 하나의 입력선 만을 출력에 전달해주는 조합 논리회로
디멀티플렉서
- 멀티플렉서의 역기능을 수행
- 선택선이 N개인 경우 2^N개의 출력선이 존재
순차 논리회로
- 조합 논리회로와 Flip flop을 가지고 구성된 회로
- 출력 값을 입력 값과 회로의 내부 상태에 의해 결정
- 기억 소자인 Latch나 Flip flop을 사용함
- 1비트의 기억 능력을 가짐
순차 논리회로 종류
- R-S 플립플롭 (Reset - Set)
- J-K 플립플롭 (R-S 플립플롭 단점 보안)
- D 플립플롭 (Delay)
- T 플립플롭 (Not)
플립플롭이란?
- 1비트를 저장할 수 있는 기억 소자
- Pulse에 의해 주어진 입력과 상태에 따라 현재의 2진 정보를 변경
- 전원 소멸시 정보가 사라지는 휘발성 기억 소자
- 컴퓨터의 주기억장치 RAM, 캐쉬기억장치, 레지스터를 구성하는 기본 회로
R-S 플립플롭
- R(reset)과 S(set)의 두 입력을 받아 Q(현 상태)와 Q’(다음 상태)를 출력
- NAND 게이트를 이용한 RS 플립플롭의 논리회로
클록 펄스 | R | S | Q (t+1) |
---|---|---|---|
1 | 0 | 0 | Q |
1 | 0 | 1 | 1 |
1 | 1 | 0 | 0 |
1 | 1 | 1 | 불능 |
진리표 -> 값을 기억함
D 플립플롭
- R, S에 동시에 1이 입력되는 것을 회로적으로 차단
- 입력신호 D가 클록펄스에 의해서 변화 없이 그대로 출력에 전달
- D 플립플롭의 “D”: 데이터(Data)전달, 지연(Delay) 의미
클록 펄스 | D | Q (t+1) |
---|---|---|
1 | 0 | 0 |
1 | 1 | 1 |
T 플립플롭
- 두 개의 입력을 하나로 묶어 입력 0이면 Q가 출력, 입력 1이면 Q의 보수 값 출력
클록 펄스 | D | Q (t+1) |
---|---|---|
1 | 0 | Q |
1 | 1 | bar(Q) : Q가 1이면 0, 0이면 1 |
J-K 플립플롭
- 입력이 동시에 1이 입력되면 출력은 bar(Q)
클록 펄스 | J | K | Q (t+1) |
---|---|---|---|
1 | 0 | 0 | Q |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 |
1 | 1 | 1 | bar(Q) |